韩国记忆体大厂SK 海力士首度参展COMPUTEX 2024，展出最新HBM3E 记忆体以及MR-MUF 技术（Mass Re-flow Molded Underfill ），并透露芯片堆叠上Hybrid bonding 将成为很重要的一环。

MR-MUF 将半导体芯片贴附在电路上，在堆叠芯片时使用「EMC」（液态环氧树脂模塑胶）填充芯片间或芯片与凸块间间隙的制程。目前MR-MUF 技术可让芯片间更紧密，散热性能提高10%、能效提高10%、产品容量达36GB，且能堆叠12 层。

至于三星、美光等竞争对手采用TC-NCF 技术（thermal compression with non-conductive film，非导电薄膜热压缩），需要透过高温、高压将材料转为固体再进行融化，后续再进行清洗，总工序超过2-3 个步骤，MR-MUF 一次即可完成，不需再做清洁。与NCF相比，MR-MUF 导热率高出约两倍，对制程速度和良率都有很大影响。

由于堆叠层数越来越多，HBM 封装厚度受限于775 微米（μm），因此记忆体厂必须思考如何在一定高度内堆叠更多层数，对目前封装技术也是大挑战，而混合键合（Hybrid bonding）很可能成为解方之一。

混合键合视为HBM 产业的「梦幻制程」，目前技术使用微凸块（micro bumps）材料连接DRAM 模组，但混合键合技术可移除微凸块，大幅降低芯片厚度。

SK 海力士透露，未来芯片堆叠上将拿掉bump，采用特殊材料填充并连接芯片，这种材料类似液体或胶水状态，兼具散热、保护芯片的功能，可使整个芯片堆叠起来更薄。

SK 海力士透露，计画2026 年量产16 层HBM4 记忆体，HBM4 将采混合键合（Hybrid bonding）堆叠更多DRAM。SK 海力士HBM 先进技术团队负责人Kim Gwi-wook 指出，HBM4 正研究混合键合以及MR-MUF，但目前良率并不高。如果客户要求的产品层数超过20 层，由于厚度限制，可能不得不寻求新的制程。但这次在COMPUTEX 询问SK 海力士，他们认为透过Hybrid bonding 技术有机会堆叠超过20 层以上（即不超过775 微米）。

据韩媒报导，HBM4E 将是16-20 层产品，推论有望2028 年登场，SK 海力士首度将在HBM4E 中应用10 纳米第六代（1c）DRAM，记忆体容量有望大幅提升。