上周，在IEEE 电子元件和技术会议 (ECTC) 上，研究人员推动了一项对尖端处理器和内存至关重要的技术的最新进展。这项技术被称为混合键合，将两个或多个芯片在同一封装内堆叠在一起，尽管曾经定义摩尔定律的传统晶体管缩小速度总体放缓，但芯片制造商仍可以增加处理器和内存中的晶体管数量。

来自主要芯片制造商和大学的研究小组展示了各种来之不易的改进，其中包括应用材料、Imec、英特尔和索尼等公司的研究成果，这些成果可能使3D 堆叠芯片之间的连接密度达到创纪录的水平，每平方毫米硅片上的连接数量约为 700 万个。

英特尔的Yi Shi告诉 ECTC 的工程师们， 由于半导体进步的新性质，所有这些连接都是必要的。正如英特尔技术开发总经理 Ann Kelleher在 2022 年向IEEE Spectrum解释的那样，摩尔定律现在受一个称为系统技术协同优化（STCO）的概念支配。在STCO中，芯片的功能（例如缓存、输入/输出和逻辑）被分离出来，并使用针对每个功能的最佳制造技术来制造。

然后，混合键合和其他先进的封装技术可以将它们重新组装起来，使它们像整块硅片一样工作。但这只有在高密度连接的情况下才能实现，这种连接可以在几乎没有延迟或能耗的情况下在硅片之间传送比特。

混合键合并不是目前唯一一种先进的封装技术，但它提供了最高密度的垂直连接。Besi 公司技术高级副总裁Chris Scanlan表示，混合键合在 ECTC 上占据主导地位，约占所展示研究的五分之一，该公司的工具是多项突破的幕后推手。

在混合键合中，铜焊盘构造在每个芯片的顶面上。铜被绝缘层（通常是氧化硅）包围，焊盘本身略微凹进绝缘层表面。氧化物经过化学改性后，将两个芯片面对面压在一起，使凹进的焊盘相互对齐。然后慢慢加热这个夹层，使铜膨胀到间隙处，连接两个芯片。

混合键合既可以将单个芯片连接到一个装满更大尺寸芯片的晶圆上，也可以用于将两个装满相同尺寸芯片的晶圆粘合在一起，后者比前者更为成熟，部分原因是它在相机芯片中的应用。例如，Imec 报告了一些有史以来最密集的晶圆对晶圆 (WoW) 键合，键合距离（或间距）仅为 400 纳米。同一研究中心在芯片对晶圆 (CoW) 场景中实现了 2 微米间距。（当今商用芯片的连接间距约为 9 微米。）